• Loop de bloqueio de fase (PLL) IC 2,4 MHz 1 16 - DIP (0.300", 7,62 mm)
  • Loop de bloqueio de fase (PLL) IC 2,4 MHz 1 16 - DIP (0.300", 7,62 mm)
  • Loop de bloqueio de fase (PLL) IC 2,4 MHz 1 16 - DIP (0.300", 7,62 mm)
  • Loop de bloqueio de fase (PLL) IC 2,4 MHz 1 16 - DIP (0.300", 7,62 mm)
  • Loop de bloqueio de fase (PLL) IC 2,4 MHz 1 16 - DIP (0.300", 7,62 mm)
  • Loop de bloqueio de fase (PLL) IC 2,4 MHz 1 16 - DIP (0.300", 7,62 mm)
Favoritos

Loop de bloqueio de fase (PLL) IC 2,4 MHz 1 16 - DIP (0.300", 7,62 mm)

shape: Surface Mount
Conductive Type: Unipolar Integrated Circuit
Integration: GSI
Technics: Semiconductor IC
Pacote de Transporte: Carton
Especificação: 10*10*10cm

Contatar Fornecedor

Membro Diamante Desde 2022

Fornecedores com licênças comerciais verificadas

Fabricante / Fábrica

Informação Básica.

N ° de Modelo.
CD4046BE
Marca Registrada
FT
Origem
China
Código HS
85416000
Capacidade de Produção
100000

Descrição de Produto

Descrição

O vco requer um condensador externo C1e um ou dois resistores externos (R1 ou R1e R2). O resistor R1 e o capacitor determinam a faixa de frequência do vcoand resistor R2 permite que o vco tenha um desvio de frequência, se necessário. A impedância alta (101282) da vco simplifica o design dos filtros passa-baixo, ao permittingdodesigner uma vasta escolha de relações entre resistências e condensadores. Para não carregar o filtro passa-baixo, é fornecida uma saída do seguidor da fonte da tensão de entrada vco no terminal10 (saída DEMODULADA). Se for utilizado o terminal, Uma resistência de carga (RS) de 10 ks ou mais deve ser conectada do terminal do vss. lf não utilizado este terminal deve ser deixado aberto. A vco pode ser ligada diretamente ou através de divisores de frequência à entrada do comparador dos comparadores de fase. Um 'Oslogicswing' completo está disponível na saída do vcoand permite: Acoplamento direto para os divisores de frequência cMoS, como o RCA-CD4024, cD4018, CD4020, cD4022, cD4029 e cD4059. Um ou mais CD4018 (Preset-table divide-by-N Counter) ou cD4029 (Pre-settet-c40A-clever-c40A-cet-clever-c40A-cet-cu-cet-cet-cu-cu-cu-c.rol) pode ser usado para construir por-c40A (Let-c40A-c40A-c.rq-c.rq- Um 0 alternado na entrada INHIBIT "ativa" o seguidor vcoe thource, enquanto uma lógica 1 "desliga" ambos para minimizar o consumo de energia em espera.

Phase Lock Loop (PLL) IC 2.4MHz 1 16-DIP (0.300", 7.62mm)Phase Lock Loop (PLL) IC 2.4MHz 1 16-DIP (0.300", 7.62mm)Phase Lock Loop (PLL) IC 2.4MHz 1 16-DIP (0.300", 7.62mm)Phase Lock Loop (PLL) IC 2.4MHz 1 16-DIP (0.300", 7.62mm)



Phase Lock Loop (PLL) IC 2.4MHz 1 16-DIP (0.300", 7.62mm)

Envie sua pergunta diretamente para este fornecedor

*De:
*Para:
*Mensagem:

Digite entre 20 a 4000 caracteres.

Isso não é o que você está procurando? Solicitar postagem de fornecimento agora