CIRCUITOS INTEGRADOS OMAPL138EZWTD4 SOC OMAPL1xx ARM926EJ-S

• Costumização: Disponível
• Tipo condutivo: Circuito Integrado Unipolar
• Integração: LSI
• N ° de Modelo.: OMAPL138EZWTD4
• Técnicas: Circuito Integrado de Filme Grosso
• mfg.: ti
• d/c: 17+
• pacote: bga-361
• qualidade: original novo genuíno
• forma: smd
• Pacote de Transporte: caixa
• Origem: China
• Código HS: 8542390000
• Capacidade de Produção: 10000 000 peças

Descrição de Produto

DescriçãO

OMAPL138EZWTD4: Fixed-Point DSP/Floating-Point Unit 32-Bit 456MHz MIPS 3648361 pinos NFBGA   

Pacote:BGA-361

Mfr.Part#:OMAPL138EZWTD4

Mfr.:Indicador

Folha de dados: 

(E-mail ou converse conosco para o arquivo PDF)

Status RoHS: 

Qualidade:100% Original

Garantia:180 dias
 

 

O OMAP-L138 C6000 DSP+Processador ARM éUm processador de aplicaçõEs de baixo consumo de energia com base em um braçO926EJ-S e C674x DSP core.Este processador fornece potêNcia significativamente menor do que os outros membros da plataforma TMS320C6000 de DSPs.

O dispositivo permite que os fabricantes de equipamento original (OEMs) e os fabricantes de design original (ODMs) para trazer ao mercado rapidamente dispositivos com sistemas operacionais robustos, interfaces de usuáRio ricas e alto desempenho do processador atravéS da máXima flexibilidade de um processador totalmente integrada e mistura de soluçãO.

A arquitetura dual-core do dispositivo fornece benefíCios do DSP e Reduced Instruction Set Computer"(RISC) Tecnologias, incorporando um elevado desempenho de TMS320C674x DSP core e um braçO926EJ-S core.

O BRAÇO926EJ-S éUm processador RISC de 32 bits Core que executa 32 bits ou 16 bits instruçõEs e processos de 32 bits, 16 bits, ou 8 bits de dados.O core usa o pipeline de modo que todas as partes do sistema de processador e memóRia pode operar continuamente.

O núCleo ARM9 tem um coprocessador matemáTico 15 (PC15), o móDulo de proteçãO de dados e gerenciamento de memóRia de programa e unidades (MMUs) com aparêNcia de tabela de terras buffers.O núCleo ARM9 tem separar 16 KB de instruçãO e 16 KB de cache de dados.Ambos sãO associativa de 4 vias com íNdice virtual (VIVT etiqueta virtual).O núCleo ARM9 tambéM tem 8 KB de RAM (tabela de vetores) e 64KB de memóRia ROM.

O dispositivo usa um núCleo DSP 2 níVel de arquitetura baseada em cache.O cache de níVel 1 do programa (L1P) éUma 32 KB de cache mapeada direto, e o cache de dados de níVel 1 (L1D) éUm 32 KB de 2 vias, defina-cache associativa.O cache de níVel 2 do programa (L2P) consiste em um espaçO de memóRia de 256 KB que éCompartilhado entre o programa e o espaçO de dados.MemóRia L2 podem ser configurados como cache de memóRia mapeada, ou uma combinaçãO dos dois.Embora o DSP L2 éAcessíVel pelo braçO9 e outros hosts no sistema, um adicional de 128 KB de RAM memóRia partilhada estáDisponíVel para uso por outros hosts sem afetar o desempenho do DSP.

Para dispositivos de segurançA ativada, Base da TI InicializaçãO segura permite aos utilizadores proteger propriedade intelectual proprietáRias e evita a entidades externas de modificar os algoritmos desenvolvidos pelo usuáRio.ComeçAndo a partir de um "Root baseado em hardware de confiançA", o fluxo de inicializaçãO segura garante um bom ponto de partida para a execuçãO de cóDigo.Por padrãO, a porta JTAG éBloqueado para impedir ataques de depuraçãO e de emulaçãO;No entanto, a porta JTAG pode ser ativado durante o processo de inicializaçãO segura durante o desenvolvimento do aplicativo.Os móDulos de inicializaçãO sãO criptografadas enquanto estáSentado na memóRia nãO voláTil externo, como flash ou a EEPROM e sãO descriptografadas e autenticado quando carregado durante a inicializaçãO segura.Criptografia e descriptografia protege o IP dos usuáRios e permite configurar o sistema de forma segura e iniciar a operaçãO do dispositivo com o conhecido, cóDigo confiáVel.

 

Principais recursos

• Processador SoC
  • 375- e 456-MHz ARM926EJ-S MPU RISC
  • 375- e 456-MHz C674x- fixo e Floating-Point Unit VLIW DSP
• EJ926BRAÇO-S Core
  • 32- e 16-Bit (polegar) InstruçõEs
  • ExtensõEs de instruçãO DSP
  • MAC Single-Cycle
  • A tecnologia Jazelle DO BRAÇO
  • Gelo incorporado-RT para depuraçãO em tempo real
• Arquitetura de memóRia de ARM9
  • 16KB de Cache de instruçõEs
  • 16KB de cache de dados
  • 8 KB de RAM (tabela de vetores)
  • 64KB da ROM
• C674x funcionalidades do conjunto de instruçõEs
  • Superconjunto da C67x+ e C64x+ isa
  • Até3648 MIPS e 2746 MFLOPS
  • Byte-Addressable (8-, 16-, 32- e 64-Bit de Dados)
  • ProteçãO contra transbordamento de 8 Bits
  • Extracto Bit-Field, definir, limpar
  • NormalizaçãO, saturaçãO, Bit-Counting
  • InstruçõEs de 16 bits compacto
• C674x Two-Level Arquitetura de memóRia cache
  • 32KB de L1P/Cache RAM DO PROGRAMA
  • 32KB de L1D RAM/Cache de dados
  • 256 KB de RAM mapeada unificada L2/Cache
  • RAM flexíVel/PartiçãO de cache L1 e L2)
• Controlador de acesso directo àMemóRia aprimoradas 3 (EDMA3):
  • Controladores de 2 canais
  • 3 Controladores de TransferêNcia
  • 64 canais DMA independentes
  • 16 canais DMA ráPida
  • Tamanho de burst de transferêNcia programáVel
• O TMS320C674x Floating-Point Unit VLIW núCleo DSP
  • Arquitetura Load-Store com suporte Neutral
  • 64 General-Purpose Registos (32 bits)
  • Seis ALU (32 e 40 bits) unidades funcionais
    • Suporta 32 bits SP (IEEE precisãO úNica/32 bits) e DP (IEEE Double Precision/64 bits) de ponto flutuante
    • Suporta atéQuatro SP AdiçõEs Por RelóGio, quatro DP aditamentos a cada dois relóGios
    • Suporta atéDois Floating-Point Unit (SP ou DP) aproximaçãO recíProca (RCPxP) e a aproximaçãO recíProca (RSQRxP Square-Root) operaçõEs por ciclo
  • Multiplicar duas unidades funcionais:
    • IEEE Mixed-Precision Floating-Point Unit Multiplique suportados até:
      • 2 SP x SP →SP por Clock
      • 2 SP x SP →DP a cada dois relóGios
      • 2 SP x DP →DP a cada trêS relóGios
      • 2 DP x DP →DP a cada quatro caixas de relóGios
    • Fixed-Point Multiplique suporta dois 32 x 32 bits multiplica, Quatro 16 x 16 bits multiplica ou oito 8 x 8 bits multiplica por ciclo do clock, múLtiplos e complexos
  • Reduz o tamanho do cóDigo de embalagem de instruçõEs
  • Todas as instruçõEs Subordinada
  • Suporte de hardware para a OperaçãO do Circuito de Controle do MóDulo
  • Funcionamento em modo protegido
  • Suporte de exceçõEs para a detecçãO de erros e o redirecionamento do programa
• Suporte de software
  • Indicador DSPBIOS
  • Biblioteca de suporte de cavacos e biblioteca de DSP
• 128 KB de memóRia RAM partilhada
• 1.8-V ou 3,3-V LVCMOS I/SO (Exceptfor interfaces USB e memóRia DDR2)
• Duas Interfaces de memóRia externa:
  • EMIFA
    • Nem (8 ou 16 Bit-Wide Dados)
    • Ne (8 ou 16 Bit-Wide Dados)
    • SDRAM de 16 bits com 128 MB de espaçO de endereçO
  • MemóRia DDR2/controlador de memóRia DDR móVel com um dos seguintes:
    • 16 bits de memóRia SDRAM DDR2 com 256 MB de espaçO de endereçO
    • 16 bits de memóRia SDRAM mDDR com 256 MB de espaçO de endereçO

A linha de produtos da empresa

 

Certificados




 

PorquêEscolher us

• Localizado em Shenzhen, o mercado electróNico no centro da China.
• 100% de garantia de qualidade dos componentes:Verdadeiro Original.
• Um stock suficiente na sua exigêNcia urgente.
• Colegas sofisticadas ajudam vocêA resolver problemas para reduzir o risco de fabrico sob demanda
• Envio mais ráPido:Em estoque componentes podem enviar o mesmo dia .
• 24 Horas de serviçO  

 

Aviso:

1. Imagens do produto sãO apenas para referêNcia.
2. VocêPode entrar em contato com o vendedor para pedir um PreçO melhor.
3.  Para mais produtos, Pls nãO hesite em entrar em contato com nossa equipe de vendas.