Placa de desenvolvimento FPGA Lichee Tang Hex Zynq7020 Raspberry Pi Edition Xilinx

• chipset: Zynq7020
• Origem: China
• N ° de Modelo.: Tang hex

Descrição de Produto

Placa de desenvolvimento FPGA Lichee HEX ZYNQ7020 Raspberry Pie Edition XILINX ZEDBOARD

Introdução ao produto:

A placa DE desenvolvimento HEXAGONAL Litchi Sugar foi concebida para a série Xilinx Zynq de FPGA XC7Z020. Fornece uma placa de desenvolvimento simples e fácil de usar, barata e de expansão fácil para utilizadores do Zynq FPGA e para os alunos do Zynq FPGA.

1.1 módulo principal

1) FPGA: Zynq XC7Z020

2) Flash NAND: 2 GB

3) LPDR3: 1 GB

4) PORTA de rede 100M: X1

5) USB 2.0: X4

6) slot de cartão TF: X1

2.1 Introdução dos chips principais:

2.1.1 chip principal: XC7Z020-1CLG484

A família Zynq -7000 SoC integra a programabilidade de software do processador ARM com a programabilidade de hardware do FPGA para não só análise crítica e aceleração de hardware, mas também funções de CPU, DSP, ASSP e sinal misto em um único dispositivo.

Esta placa de desenvolvimento utiliza funcionalidades específicas de chip:

Secção PS:

Cortex-A9, núcleo duplo de 667 MHz,

L1: Espaço de instrução de 32 KB, espaço de dados de 32 KB por núcleo, L2: 512 KB, espaço de memória no chip de 256 KB.

Peça PL:

Artix-7 FPGA, unidade lógica programável: 85K,

LUTs: 53200, bloco RAM: 4.9Mb

Chip de memória 2.1.2: MT41K256M16TW-107

Capacidade: 512 MB; 32 MB x 16 x8 bancos.

SDRAM DDR3L (1,35V), 1,5V compatível com versões superiores

Chip de memória FLASH 2.1.3 NAND: MT29F2G08ABEAWP

1) ONFI 1.0 interface standard

2) tecnologia SLC

3) estrutura:

Tamanho de página x8

2112 bytes (mais de 2048 bytes)

Tamanho do bloco

64 páginas (128 K ou mais bytes 4K)

Tamanho do plano

2 planos x 1024 blocos por plano

Tamanho do dispositivo

2 GB: 2048 blocos

2.1.4 Ponte ULPI: USB3320C

O USB3320 é um transceptor USB 2.0 de alta velocidade altamente integrado e completo, baseado na interface ULPI da Microchip.

HUB USB 2.1.5 E CHIP NIC 10/100: LAN9514-JZX

Hub USB:

1 USB2.0 PHY upstream, 4 USB2.0 PHY downstream

Placa de rede:

MAC e PHY integrados com suporte para 10BASE-T e 100BASE-TX

3, utilização da placa de desenvolvimento HAX do açúcar lichee:

3.1 aplicação de rotina

Método 1: Gravar o arquivo binário BIN no cartão SD. Alimentação em carga;

Método 2: O projeto Vivado compila o arquivo .out gerado e o baixa via JTAG;

Obtenha o efeito:

A luz LED está constantemente intermitente. O outro é controlado pelo botão.

O processo é o seguinte:

1) novo projecto na ISE:

2) Instanciação

3) inicie o SDK