descrição
PIC32MX795F512L-80I/PT: MCU 32 MIPS32 M4K RISC 512KB Flash 2.5V/3,3V tabuleiro TQFP de 100 pinos
MFR. # DE PEÇAS: PIC32MX795F512L-80I/PT
Folha de dados: (Envie-nos um e-mail ou converse-nos para ficheiro PDF)
Estado ROHS:
Qualidade: 100% original
Garantia: UM ANO
Série: |
PIC32MX7xx |
Estilo de montagem: |
SMD/SMT |
Embalagem/caixa: |
TQFP-100 |
Núcleo: |
MIPS32 M4K |
Tamanho da memória do programa: |
512 KB |
Tamanho da RAM de dados: |
128 KB |
Largura do barramento de dados: |
32 bits |
Resolução ADC: |
10 bits |
Frequência máxima do relógio: |
80 MHz |
Número de e/S: |
85 E/S. |
Tensão de alimentação - Mín.: |
2.3 V |
Tensão de alimentação - Máx.: |
3.6 V |
Temperatura mínima de funcionamento: |
- 40 C |
Temperatura máxima de funcionamento: |
85 C |
Embalagem: |
Tabuleiro |
Marca: |
Tecnologia Microchip |
Tipo de RAM de dados: |
RAM |
Altura: |
1 mm |
Tipo de interface: |
CAN, I2C, SPI, UART, USB |
Comprimento: |
12 mm |
Sensível à humidade: |
Sim |
Número de canais ADC: |
16 Canal |
Número de temporizadores/contadores: |
5 Temporizador |
Série de processadores: |
PIC32MX7 |
Produto: |
MCUs |
Tipo de produto: |
Microcontroladores de 32 bits - MCU |
Tipo de memória do programa: |
Flash |
Quantidade da embalagem de fábrica: |
119 |
Subcategoria: |
Microcontroladores - MCU |
Nome comercial: |
MIPS32 |
Temporizadores de monitorização: |
Temporizador de monitorização |
Largura: |
12 mm |
Peso da unidade: |
0.023175 oz |
PIC32MX795F512L é um microcontrolador Flash de 32 bits USB, CAN e Ethernet de alto desempenho o núcleo do processador MIPS32 M4K é o coração do processador da família PIC32MX5XX/6XX/7XX. A CPU obtém instruções, descodifica cada instrução, busca operandos de origem, executa cada instrução e grava os resultados da execução de instruções nos destinos apropriados o núcleo do processador MIPS M4K contém vários blocos lógicos trabalhando juntos em paralelo, fornecendo um eficiente mecanismo de computação de alto desempenho. Os seguintes blocos estão em conjunto com o núcleo: Unidade de execução Multiply/divide Unit (MDU) System Control Coprocessor (CP0) Fixed Mapping Translation (FMT) interfaces duplas internas Bus Gerenciamento de energia suporte MIPS16e Enhanced JTAG (EJTAG) controlador a unidade de execução do núcleo do processador MIPS M4K implora uma arquitetura de carga/armazenamento com operações ALU de ciclo único (lógico, deslocar, adicionar, subtrair) e uma unidade de multiplicação/divisão autono-más. O núcleo contém trinta e dois Registros de finalidade Geral (GPRS) de 32 bits usados para operações de número inteiro e cálculo de endereço. Um conjunto de sombra de arquivo de Registro adicional (contendo trinta e dois reg-isters) é adicionado para minimizar a sobrecarga de comutação de contexto durante a detecção de proc de interrupção/exceção. O arquivo de Registro consiste em duas portas de leitura e uma porta de gravação e é totalmente contornado para minimizar a latência de operação no pipeline a unidade de execução inclui: Adder de 32 bits utilizado para calcular a unidade de endereço de dados para calcular o próximo endereço de instrução lógica para determinação de ramificação e cálculo de endereço de destino de ramificação multiplexadores de derivação de alinhamento de carga utilizados para evitar bloqueios ao executar fluxos de instrução em que as instruções de produção de dados são seguidas de perto pelos consumidores dos resultados que conduzem Unidade de detecção zero/um para implementação das instruções CLZ e CLO Unidade lógica aritmética (ALU) para a execução de operações lógicas bitwise núcleo do processador M4K Shifter e Store Aigner inclui uma Unidade Multiply/divide (MDU) que contém um pipeline separado para operações multi-ply e divide. Esta tubagem funciona em par-laallel com a tubagem da Unidade de número inteiro (IU) e não pára quando a tubagem IU se vai abaixo. Isto permite que as operações da MDU sejam parcialmente mascaradas por bloqueios do sistema e/ou outras instruções de unidade inteira o MDU de alto desempenho consiste em um multiplicador recodificado de cabine 32x16, Registros de resultado/acúmulo (HI e LO), uma máquina de estado dividido e os multiplexadores e a lógica de controle necessários. O primeiro número apresentado ('32' de 32x16) representa o funcionamento rs. O segundo número ('16' de 32x16) representa o operando rt. O núcleo PIC32 verifica somente o valor do último (rt) operand para determinar quantas vezes a operação deve passar pelo multiplicador. As operações 16x16 e 32x16 passam uma vez pelo multiplicador. Uma operação 32x32 passa pelo multiplicador duas vezes que a MDU suporta a execução de uma operação multiplicada 16x16 ou 32x16 a cada ciclo de clock; 32x32 operações multiplicadas podem ser emitidas a cada outro ciclo de clock. Intertravamentos apropriados são implementados para impedir a emissão de operações multiplicadas de volta para trás 32x32. O tamanho do operando de multiplicação é automaticamente determinado pela lógica incorporada nas operações de divisão da MDU são implementadas com um simples 1 bit por algoritmo iterativo do clock m. Uma detecção antecipada verifica a extensão do sinal do operand do dividendo (rs). Se o rs tiver 8 bits de largura, 23 iterações são ignoradas. Para um rs de 16 bits, 15 iterações são ignoradas e para um rs de 24 bits, 7 iterações são ignoradas. Qualquer tentativa de emitir uma instrução MDU subsequente enquanto uma divisão ainda está ativa provoca uma interrupção do pipeline IU até a operação de divisão estar concluída
Principais características
- CPU RISC de 32 bits de alto desempenho:
- MIPS32 M4K Core de 32 bits com 5 estágios de pipeline
- Frequência máxima de 80 MHz
- 1.56 DMIPS/MHz (Dhrystone 2.1) Desempenho no estado de espera zero Acesso Flash
- Unidade de multiplicação de ciclo único e divisão de alto desempenho
- Modo MIPS16e para um tamanho de código até 40% menor
- Dois conjuntos de 32 ficheiros de registo principais (32 bits) para reduzir latência de interrupção
- Módulo de cache pré-busca para acelerar a execução a partir dos recursos do Flash Microcontroller:
- Faixa de tensão operacional de 2,3V a 3,6V
- Memória Flash de 64 K a 512 K. (Mais 12 KB adicionais de Boot Flash)
- Memória SRAM de 16K a 128K
- Compatível com a maioria dos dispositivos PIC24/dsPIC DSC
- Vários modos de gerenciamento de energia
- Múltiplos vetores de interrupção com prioridade programável individualmente
- Modo de monitorização do relógio de segurança
- Temporizador de Watchdog configurável com oscilador RC de baixa potência no chip para fiabilidade funcionamento
- Funcionalidades periféricas:
- Atomic SET (ATOMIC SET), CLEAR (LIMPAR) e INVERT Operation (INVERTER operação) em
- Até 8 canais de DMA de hardware com dados automáticos detecção de tamanho
- Dispositivo de velocidade total compatível com USB 2.0 e controlador On-the-Go (OTG):
- MAC Ethernet de 10/100 Mbps com interface MII e RMII:
- Módulo CAN:
- 2.0B Ativo com suporte de endereçamento DeviceNet ™
- Canais DMA dedicados
- Oscilador de cristal de 3 MHz a 25 MHz
- Osciladores internos de 8 MHz e 32 kHz
- Seis módulos UART com:
- Suporte RS-232, RS-485 e LIN - IrDA com codificador e descodificador de hardware integrado
- Até quatro módulos SPI
- Até cinco módulos I2C ™
- PLLs separados para CPU e relógios USB
- Porta paralela Master e Slave (PMP/PSP) com dados de 8 bits e 16 bits e até 16 linhas de endereço
- Relógio e Calendário em tempo Real de hardware (RTCC)
- Cinco temporizadores/contadores de 16 bits (dois pares de 16 bits combinam-se para criar dois temporizadores de 32 bits)
- Cinco entradas de captura
- Cinco saídas Compare/PWM
- Cinco pinos de interrupção externos
- Pinos de e/S de alta velocidade capazes de alternar até 80 MHz
- Dissipador/fonte de corrente elevada (18 mA/18 mA) em todos os pinos de e/S.
- Saída de drenagem aberta configurável nos pinos de e/S digitais
- Funcionalidades de depuração:
- Duas interfaces de programação e depuração:
- interface de 2 fios com acesso não intrusivo e troca de dados em tempo real com o aplicação
- Interface de 4 fios MIPS (Enhanced Joint Test Action Group) padrão
- Rastreio de instruções não intrusivo baseado em hardware
- Exame de limite compatível com a norma IEEE 1149.2 (JTAG)
- Funcionalidades analógicas:
- Conversor analógico-digital de até 16 canais e 10 bits:
- 1 taxa de conversão de MSPs
- Conversão disponível durante o modo de suspensão e de inactividade
- Dois comparadores analógicos
Certificados
Detalhes da embalagem do produto
Porquê escolher-nos
- Localizado em Shenzhen, o centro de mercado eletrônico da China.
- Garantia de 100% da qualidade dos componentes: Original genuíno.
- Stock suficiente na sua procura urgente.
- Colegas sofisticados ajudam-no a resolver problemas para reduzir o seu risco com fabrico a pedido
- Envio mais rápido: Os componentes em stock podem ser enviados no mesmo dia.
- 24 horas de serviço
Aviso:
- As imagens do produto são apenas de referência.
- Pode contactar o vendedor para solicitar um preço melhor.
- Para mais informações sobre produtos, o PLS não hesita em contactar a nossa equipa de vendas.