XC95144XL-10QG100C Flash PLD 10ns CMOS de 144 células IC

• shape: Flat
• Conductive Type: Bipolar Integrated Circuit
• Integration: MSI
• Technics: Semiconductor IC
• mfg.: XILINX
• d/c: Mais de 22
• N ° de Modelo.: XC95144XL-10TQG100C
• pacote: LQFP100
• qualidade: original novo genuíno
• Pacote de Transporte: Box
• Origem: China
• Código HS: 8542399000
• Capacidade de Produção: 1000000PCS

Descrição de Produto

Descrição

XC95144XL-10TQG100C: IC:CPLD, I/o:81, 3 ÷ 3,6 VCC, número de macrocélulas:144, 10 ns, 100 MHz

MFR. # de peças  : XC95144XL-10TQG100C

Folha de dados:  (Envie-nos um e-mail ou converse-nos para ficheiro PDF)

Estado ROHS:  

Qualidade: 100% original

Garantia: UM ANO
 

Série:	XC95144XL
Estilo de montagem:	SMD/SMT
Embalagem/caixa:	TQFP-100
Tensão de alimentação de funcionamento:	3.3 V
Número de Macrocells:	144 Macrocelulas
Número de e/S:	81 E/S.
Tensão de alimentação - Máx.:	3.6 V
Tensão de alimentação - Mín.:	3 V
Temperatura mínima de funcionamento:	0 C
Temperatura máxima de funcionamento:	70 C
Frequência máxima de funcionamento:	178 MHz
Atraso de propagação - Máx.:	10 ns
Marca:	Xilinx
Tipo de memória:	Flash
Sensível à humidade:	Sim
Número de portas:	3200
Número de blocos de matriz lógica - laboratórios:	8
Corrente de alimentação de funcionamento:	45 mA
Tipo de produto:	CPLD - dispositivos lógicos programáveis complexos
Quantidade da embalagem de fábrica:	1
Subcategoria:	ICs lógicos programáveis
Peso da unidade:	0.343947 oz

 

A família FastFLASH XC9500XL é uma família CPLD de 3,3V destinada a aplicações de alta performance e baixa tensão em sistemas de comunicações e computação de ponta, onde a elevada fiabilidade do dispositivo e a baixa dissipação de energia são importantes. Cada dispositivo XC9500XL suporta programação no sistema (ISP) e a digitalização de limite completa IEEE Std 1149.1 (JTAG), permitindo uma capacidade superior de depuração e iteração de design para pacotes de formato pequeno. A família XC9500XL foi concebida para trabalhar em estreita colaboração com as famílias FPGA Xilinx Virtex, Spartan-XL e XC4000XL, permitindo aos designers de sistemas particionarem a lógica de forma ideal entre circuitos de interface rápidos e lógica de finalidade geral de alta densidade. Os membros da família XC9500XL são totalmente compatíveis com pinos, permitindo uma fácil migração do design em várias opções de densidade numa determinada área de ocupação do pacote.

As características arquitectónicas XC9500XL abordam os requisitos de programabilidade no sistema. A capacidade melhorada de bloqueio do pino evita alterações dispendiosas da placa. A programação no sistema em toda a gama de funcionamento comercial e uma elevada classificação de resistência de programação proporcionam reconfigurações sem preocupações das actualizações de campo do sistema. A retenção de dados estendida suporta uma vida útil mais longa e mais confiável do sistema.

As funcionalidades avançadas do sistema incluem o controlo da taxa de viragem de saída e pinos de ligação à terra programáveis pelo utilizador para ajudar a reduzir o ruído do sistema. Cada pino do usuário é compatível com entradas de 5V, 3,3V e 2,5V, e as saídas podem ser configuradas para operação de 3,3V ou 2,5V. O dispositivo XC9500XL apresenta uma oscilação da tensão de saída total simétrica de 3,3V para permitir tempos de subida e descida equilibrados.

Principais características

• Otimizado para sistemas de 3,3V de alto desempenho
  • 5 ns atrasos lógicos pino a pino, com frequência interna do sistema até 208 MHz
  • Pacotes de dimensões reduzidas, incluindo VQFPs, TQFPs e CSPs (Chip Scale Package)
  • PB-free disponível para todos os pacotes
  • Operação de potência inferior
  • Os pinos de e/S tolerantes de 5 V aceitam sinais de 5 V, 3 V e 2,5 V.
  • Capacidade de saída de 3,3V ou 2,5V
  • Tecnologia avançada de 0.35 mícrones CMOS FastFLASH com tamanho de característica
• Funcionalidades avançadas do sistema
  • Programável no sistema
  • Bloqueio de pino e rota superiores com matriz de interruptores FastCONNECT II
  • Blocos de funções extra largos de 54 entradas
  • Até 90 termos de produto por macrocélula com alocação individual de termo de produto
  • Inversão local do relógio com três relógios globais e um relógio a termo do produto
  • Activação de saída individual por pino de saída com inversão local
  • Histerese de entrada em todas as entradas do pino de digitalização de limites e do utilizador
  • Circuito de retenção do barramento em todas as entradas de pinos do usuário
  • Suporta a capacidade de entupimento a quente
  • Suporte completo a digitalização de limites IEEE Std 1149.1 (JTAG) em todos os dispositivos
• Quatro densidades de dispositivos compatíveis com pinos
  • 36 a 288 macrocélulas, com 6400 a 800 portões utilizáveis
• Programação simultânea rápida
• Controlo da taxa de viragem em saídas individuais
• Recursos de segurança de dados aprimorados
• Excelente qualidade e fiabilidade
  • 10,000 classificação de resistência de ciclos de programação/apagamento
  • retenção de dados de 20 anos
• Compatível com pinos com a família XC9500 de núcleo de 5 V em pegadas comuns de pacotes

 

 

 

 

Porquê escolher-nos

• Localizado em Shenzhen, o centro de mercado eletrônico da China.
• Garantia de 100% da qualidade dos componentes: Original genuíno.
• Stock suficiente na sua procura urgente.
• Colegas sofisticados ajudam-no a resolver problemas para reduzir o seu risco com fabrico a pedido
• Envio mais rápido: Os componentes em stock podem ser enviados no mesmo dia.
• 24 horas de serviço  

 

Aviso:

1. As imagens do produto são apenas de referência.
2. Pode contactar o vendedor para solicitar um preço melhor.
3.  Para mais produtos, o PLS não hesita em contactar a nossa equipa de vendas.